



2nd class

Cache memory

- ↳ Level 1
- ↳ Level 2

Cache performance

- ↳ Cache hit
- ↳ " miss




$$\text{ratio} = \frac{30}{100}$$

CPU যা চাবে তা Cache memory তে পাবে জানে


Factors of Cache Performance

→ Cache Size ; → size বাড়লে performance ভালো হবে।

→ এই block টাকে cache এর কই রাখবে যেটা mapping method.



→ Replace algorithm



→ Write policy : At a time cache + main memory
তেও write করবে (write-through)
Slower

Write-back শুধু cache এ write করবে।
faster.

Virtual Memory Mapping :- Secondary Storage

এর Pa Space কে main memory তে নিতে যা যেটা virtual Memory Mapping.

Virtual Memory Mapping Vs cache memory mapping.

First-In First-Out

	1	2	3	4	5
1	1	1	1	1	1
2		2	2	2	1
3			3	3	3
4				4	4
M	M	M	M	M	M

frame size 5 দেবে

replace করে কবে জগাবে।

CPU demand করলে P₁ কে যদি miss হয় তাহলে যেখানে আছে
তে কাবে। Hit কবলে যা ছিল তাই থাকবে।

FIFO ; এই 5 টা page এর মধ্যে কে যাবার আগে আনুলিখিত থাকে
 Algo যাবার।

অনুযায়ী
 1 যাবার আগে আনুলিখিত তাই তাকে replace করেছি।
 (5th column)

Hit Miss

3	9
12	12

= 25% = 75%

Hit এর ratio বলবে

Least Recently Used: (LRU) Algorithm

আগে বাক্সের দিকে হার্টিক then,
 ওখানে যে যাবার বাক্স থাকবে তাকে replace করব।
 এটা page যেখানে পার যেখানে এক হয়ে যাবে।

Hit ratio বাড়বে এখানে

তাকে replace করেছি এটা দেখানোর দরকার নেই Ex. 1
 main table দাঁড়িতে হবে final table টা।

3	5	6	6	1	1	4	2	3	9
3	5	5	5	5	4	2	3	4	
		6	6	6	6	6	6	6	
M	M	M	H	M	H	M	M	M	

3 frame size & 10 page

3 → 1
 5 → 1
 6 → 2

3	5	6	6	1	1	4	2	3	9
3	5	5	5	5	4	2	3	4	
		6	6	6	6	6	6	6	
M	M	M	H	M	H	M	M	M	

1 F ↓ তাকে যাবার

2 If frequency are equal, then apply FIFO.

2 → 1 3 → 1 4 → 1
 3 → 1 1 → 1 2
 5 → 1 4 → 1 2 → 1 3 → 1 4 → 1
 6 → 1 2

Secondary Storage:

Virtual Memory : Secondary device এর সাথে main memory.

3 টা point অবদি দেখাবে বাকী point not need. (slide 33)

যে বেশি হয়ে যাবে
 সেটা মুছে দিয়ে
 নতুন টা 1 থেকে
 নং।

যে আগে আনুলিখিত
 সেটা নেবে।



Good job


Cache mapping Technique:

I) Direct Mapping

II) Associative Mapping

III) k-Way Set Associative Mapping

Direct Mapping




"3rd class"


Date: 28-04-2026

K-way Set Assoc. Mapp → Direct + ^{fully} Associ. Combine
 এটা পাওয়া যায়।



Direct Mapping:-



Division of Physical Address: main memory থেকে file বুঝে পাঠে,
 CPU থেকে RAM এর যে address পাঠে
 Phy. address এর মাধ্যমে demand করতে।



main memo তে বসে Block Num



Like: যদি বলে হাতে বইদুটিতে ৩০ No page এবং বই দুটিতে ...
কম্পিউটারে।

Block offset = Library অর্ক

Tag = CSE book/Math book

Line No = এই book এর ও No Page (50/...)

কোনো data ফিল্ড যাতে CPU Main memory তে না থাকে যাতে cache এ রাখা যায় কিনা তা
cache এ direct access হওয়া তখন cache এ Tag & Line num প্রত্যেক হয়।

Math

MM Size = 4GB

Cache n. = 1MB

Block n. = 4KB

• P.A bits split?

• Tag directory size?

① ⇒ Main Memory Size = 4GB

= 4×2^{30} bytes

= $2^2 \times 2^{30}$ bytes

= 2^{32} bytes [Physical address]

**
1KB = 2^{10} Bytes


1MB = 2^{20} Bytes

1GB = 2^{30} Bytes

4KB
= 2^{12} B

→ 12 bits

20 bits
Block no.



32

1MB


= 2^{20} B

Cache Size

Line Size

$$= \frac{2^{20}}{2^{12}} = 2^8$$

প্রত্যেক line size এর জন্য ৮ bit মানে ৮ bit. ∴ Tag 12 bit.



$$= 2^{18} \text{ bytes} / (\text{main memory এর bit})$$

$$\bullet \text{ No of blocks} = \frac{\text{M.M Size}}{\text{Block Size}}$$

Line Size = block Size

$$\bullet \text{ No of lines} = \frac{\text{C.M Size}}{\text{Line Size}}$$

• Fully Associative Mapping :-


যেকোনো cache এর যেকোনো line এ রাখা যাবে (যেকোনো থাকার মাধ্যমে)

Diff betn Direct Vs ^{fully} Associative

• cache fillup হলে কোনে replace করার জন্য যেকোনো Algo use করতে হবে। (FIFO or another LRU/...)

Math মাধ্যমে এই দুইটার পার্থক্য।

Example: ০১ :-



(১) কত memory ২০ Example
Total থেকে যদি ৮ bit থাকে তাহলে

(a) MM Size = 128 KB
 $= 128 \times 2^{10} \text{ B}$
 $= 2^7 \times 2^{10} \text{ B}$
 $= 2^{17} \text{ B}$


No. of bits in Physical Address = 17 bits

Block Size = 256 bytes
 $= 2^8 \text{ bytes}$


No. of bits in Block = 8 bits.

(b) ^{directory} Tag Size = No. of tag $\times$ tag size
 $= \text{No. of line} \times 9 \text{ bits}$
 $= 2^6 \times 9 \text{ bits}$
 $= 72 \text{ bits bytes}$

No. of tag = No. of line
 $\text{No. of line} = \frac{2^{14}}{2^8} = 2^6$



Ex: 2



(a)

Given,

Cache size = 512 KB

$= 512 \times 2^{10}$
 $= 2^{10} \times 2^{10}$
 $= 2^{20} \text{ bytes}$
 $= 128 \text{ MB}$


Block size = 1 KB
 $= 1 \times 2^{10}$
 $= 10 \text{ bytes}$

(a) $= 2^{17} \text{ Bytes}$
 $= 2^7 \times 2^{20} \text{ Bytes}$
 $= 128 \text{ MB}$
M.M. size

(b) $= \frac{2^{19}}{2^{10}} \times 17 \text{ bits}$
 $= 2^9 \times 17 \text{ bits}$

Tag size =

k-way Set Associative Mapping :-



MM Size = 20

CM " = 12

Block " = 2

2-way Set associative

আমি ২টা করে Line বিল্ড ১৬
করে সেট জেরি হবে।

* Special case (k=1)

* যদি ১ way চাই তাহলে set হবে ৬, তাহলে ওর Line chose করার option নেই, তখন ওটা direct mapping এর মতো কাজ করবে।

যদি B6 হয়
কোন সেট এ যাবে?

$$\text{Set} = (\text{Block address}) \text{ Mod } (\text{no. of Set})$$

$$B_6 = 6 \text{ mod } 3$$

$$\text{add.} = 0$$

কোন

* Set প্রমাণে যেটা direct, তার Set এর কোন cell এ যাবে
or follow করবে।
যেটা Fully-associative: ফল্য করবে, যেটা মতামত থাকবে সেখানে যাবে।

$$\text{Set num} = \frac{\text{No. of line}}{k} ; \text{No. of line} = \frac{\text{Cache Size}}{\text{Block Size}}$$

row → direct mapping দাব

col → fully associative "

04-05-2026

Mandatory
4th class
ALU Design

ALU Design 1bit/2bit/3bit ... হতে পারে

highest 2bit output
আমি ১ bit output দিতে পারব

আমি ওটা ALU Design কর যা ১ bit AND Gate Design করে



Multiplier

Shifter

Adder/
Subtractor

AND, OR, XOR

আমি ১ bit করে output দিতে পারি।


Multipliers :-

1 bit multiplier design



$$\begin{array}{r} A_0 \\ \times B_0 \\ \hline A_0 B_0 \end{array} \rightarrow 1 \text{ bit result}$$

2 bit


$$\begin{array}{r} A_1 A_0 \\ \times B_0 \\ \hline A_1 B_0 \quad A_0 B_0 \end{array}$$



4 bit (2x2)




4 bit multiplier design




Carry over full
adder to use

Multiplexers :



2^n number input
1 " output
 n " Selection
Line

(input 0 to 7 or 0/p 20
combine (S and
data))
decimal v. 6




যদি 0 আসে তবে তার decimal V. ৩০
যাথ connected হবে out/p টা

01 দিলে I_1 এর সাথে connected করবে
10 " I_2 " " " " "
11 " I_3

S_1	S_0	Output
0	0	I_0
0	1	I_1
1	0	I_2
1	1	I_3

Shifters :-

1 bit shifter



- No shift কে নিতেই হবে। Must
 - Left shift রুগ্ম shift
- কবান্নে প্রদর্শন প্র. ফালসহ যা
তাই 0।


multip এর i/p দিয়ে
অঙ্ক করে তাৎপর্য হতে
 2^n operation
আমার 2^2 নিব

S_1	S_0	
0	0	No shift
0	1	Left shift
1	0	Right shift
1	1	x

→ এটা নিতেই হবে ০০০ তেই নিব

এই ২টা থাকে রাখবে


S_1	S_0		A_0
0	0	No shift	A_0
0	1	Left "	0
1	0	right "	0
1	1	x	0x



4 bit

S_1	S_0		A_3	A_2	A_1	A_0
0	0	No shift	A_3	A_2	A_1	A_0
0	1	Left "	A_2	A_1	A_0	0
1	0	right "	0	A_3	A_2	A_1
1	1	X	X	X	X	X

4 bit multiplexer diagram




যদি S_1 ও $S_0 = 00$ হয় তবে 0 bit output to NOT connected and, অর্থাৎ MSB Sequence অনুসারে করা


যদি S_1 ও $S_0 = 01$ দেই তখন $A_2 A_1 A_0 0$ হবে MSB অনুসারে

Ex: 1 :- 1 bit ALU Design






1 bit AND gate :-



4 bit AND gate :-




Slide 9 আছে 1 bit OR gate, NOT gate. দেখতে must. 1 bit - Adder, Subtractor




**

Cin	
0	Add
1	Sub

1 bit Adder, Sub & Shifter



1 bit Multiplier



4-to-1 Multiplexer (MUX)

Shifter
যত bit তত bit multiplexer.

1 bit Shifter : custom block design করতে হবে।

Note
Not, Shifter ২ টি করে i/p
নাগে বাকী গুলোতে ২ টি করে i/p


S ₁	S ₀		S ₁	S ₀
0	0	No shift	0	1
0	1	Left	1	0
1	0	Right		

কমপ্লিমেন্ট
ফ্লিপ ফ্লপ

এটা design করতে হলে
direct operation ২ টি
হবে।

Main ALU Design

S ₂	S ₁	S ₀	
0	0	0	MUL
0	0	1	LS
0	1	0	RS
0	1	1	AND
1	0	0	ADD
1	0	1	SUB
1	1	0	OR
1	1	1	NOT



Full Adder

(1st Shifter এর ক্ষেত্রে (01, 10) then FA দিবে।

FA & Shifter আগে বসাবে then দেখবে কোনটার corresponding bit 0 আছে পাঠের টাই 1 আছে প্রক্স টি দেখবে যেটা ADD & SUB হতে (FA এর)

বাকী গুলো Cin নাই তাই যেকোনো জায়গায় বাকী operation গুলো দিতে পারবে।

২ টাই ব্যাখ্যা 1st ২ left shift & right S find করে নিবে।

then Add, Sub

then বাকী সব করে দেবে।

কী দিয়ে গুলন করব যেটা হবে 1/2 এটা যখন ২ টি inp. কে ২ টা টা গুলন করলে যখন 4.

যদি 3 bit করতে চাই প্রথমে দিমাতে হবে কত কত দিয়ে গুলন করলে 3 হয় তখন

দিয়ে 3/3 যখন 3x1=3 bit আর যখন output ৩ তখন 3 দিতে হবে

এটা শুধু Multiplier দিবে

MUL

SHIFTER

AND

3bit ALU design

2:0 bit 0 to 2
A, A1, A2, 3bit

4 bit AND Gate

4 bit Unsigned Multiplier:-

4bit ALU circuit → final টাইম লাইনে 1/4 → 4 নিয়ন্ত্রণ করতে হবে।

A ₃	A ₂	A ₁	A ₀
B ₃	B ₂	B ₁	B ₀
O ₃	O ₂	O ₁	O ₀

Exercise সূচনা করতে

Steps for Answer ☺

1. Each circuit with block for every operation
2. Make truth table → Red color of সূচনা করতে
3. ALU Circuit (final ALU circuit)

② 2x2 MUL করতে হবে

2x2 MUL → ☐ যাতে সূচনা করতে

③ ADD/SUB → ☐ Add/sub to dia. কার্যকর হবে এটা।
easy হতে।

④ ALU → MUL/Add কার্যকর হবে এটা কার্যকর হবে, then final ALU design করা।

Assignment - 3 bit ALU Design


D: 13-05-2026

6th Class

11-05-2026


Bus Arbitration:-

Daisy chaining (parallel priority):-




Interrupt ১ নিয়ন্ত্রণ করে INT wire টা হবে

Polling method: execution time টা করতে।



Inter. acknowledge
INT ACK $\rightarrow$ feed back এর স্তর

Independent request :-



Best technique - Independent

DMA Controller

Hand Shaking

Flynn classification : 1 টি data কীভাবে multiplication করতে Instruction এর কাজ করে প্রয়োগ দিচ্ছি।


7th Class

Date: 13-05-26

CPU ছাড়া I/O $\rightarrow$ DMA Controller

and RAM এর মধ্যে data সরাসরি প্রদান করবে।

I/O Organization ফ্লিট



i) initial address 00AA

ii) RD/WR

iii) WORD count = 10


DS = Data select

RS =

DMA contro. IPU কে বলা হবে (আমার control) ছুটি নিয়ন্ত্রণ

* জানো করে চিহ্ন দেয়াবে ($\rightarrow \leftarrow$) যথাস্থানে গেলো দিবে।


কম marks থাকলে DMA এর চিহ্ন দেবে, নম্বর বড় দেবে (4 mark)
(2 mark)



CPU I/O & DMA Controller

and RAM এর মধ্যে data স্থানান্তর প্রদান করবে।

I/O Organization ফিট



i) initial address 00AA

ii) RD/WR

iii) WORD count = 10




DS = Data Set

RS =

DMA contro. IPU কে বলবে তোমার controller ছুটি নিয়ে কাজ


* ডাটা বের করার ফিট দেখাবে (→) অথবা ফেরত দিবে (←)

কম মার্ক থাকবে DMA এর ফিট দেখাবে (2 marks) নম্বর বড় হলে (4 marks)



Interim acknowledge
INT ACK → feed back এর মত

Independent request :-



Bent technique - Independent

DMA Controller

HandShaking

Flynn classification : 1 টি data কীভাবে ^{করে} multiplication Instruction এর কাজ করে প্রদান দিবে।

Final 9 পয়েন্ট


data signal.

Strobe :- Source & destination এর মধ্যে বীজ্যাবে data যায় যোগ

→ feedback থাকবে না। Handshaking → feedback থাকে


Handshake : Agreement

practice :- figure থেকে লেনা ২ টা আকারে হবে। (হয় a & b না হয় a & c)



Destination table এর bus. (Source থেকে আকারে হবে যদি destination আকার দেবে ০.১)

Asynchronous Data Transfer :- Both end → data add করে



→ Source →

সংকেত ০ থেকে ১ পর্যন্তের ১-এর সংখ্যা ০ হলে
last 1 number to " " pop 1 data

Circuit বোঝা দিবে।

Slide review

(circuit সূক্ষ্মভাবে করে practice করবে)

- Strobe এর data & receive করান হবে। Target data bit ...
- Handshake প্রদেবে।
- Asynchronous Data Transfer
Source (যখন data দিবে তখন হবে)
receive " " " "
- DMA full প্রদেবে (কী-কালে বলে কয়টি বৈশিষ্ট্য mode ১ কাজ করে।
Overall process working করে)

Generic figure (7 টি Step দেখানো বীজ্যাবে যাবে)

figure ৬৮

•

Quiz.

8th class

17.05.2026



Multiprocessor : { 1 computer → multiple users → multitasking
Multiple processors

Multi computer :

multi Computer থাকবে, multi computer নিয়ে Strong network তৈরি করবে।
CPU & memory থাকবে।

memory passing
shared memory } VS পড়বে

একই সাথে পড়াই read write করতে চাইলে cache coherent problem হয়, update value নিতে পারেনা



Interconnection network কান Bus এর মাধ্যমে এক processor অন্য processor communicate করতে।

Directly memory access
স্বাধীনভাবে

register to register
স্বাধীনভাবে

CISC

Complex instruction Set
computer.

MUL A, B
↓

RISC

Reduced instruction Set
Computer

MUL A, B, X
↓
LOAD R1, A
LOAD R2, B
MUL R1, R1, R2
STORE A, R1

Small cache size

large

Limited no. of registers

Large no. of registers

variable instructions
Length.


fixed instructions length

Supp: A*B+C - পুরো কাজকেই সাথে
করবে।

Multi clock cycle

Support pipelined

এটা clock cycle ফাংশন করে থাকে



Parallel Processing :-

pipeline এর মতো কাজ 16 clock cycle দিয়ে

vector arithmetic - সবগুলোকে একত্রে করা

Flynn's Classification :-

SISD - Single instruction Single Data.

MIMD : Multiple instruction multiple Data.

MM - main memory (data & ins আছে)

PV - processing unit

CU - Control

CU ত load হয়
PU ত execute

~~IS~~ Ins. stream যদি IS multiple হয় CU multiple হয় হবে।

Data multiple হলে PU multiple হবে।

MISD :-

multiple processor single data হতে পারে।

MIMD :-

যেখানে সব পড়বে নইলে বা কখনো